Программируемые логические интегральные схемы, Сиротинина Н.Ю., Непомнящий О.В., Постников А.И., Недорезов Д.А., 2020

Программируемые логические интегральные схемы, Сиротинина Н.Ю., Непомнящий О.В., Постников А.И., Недорезов Д.А., 2020.

   Рассмотрены архитектуры программируемых логических интегральных схем, маршруты проектирования на их основе, средства разработки ПЛИС-проектов на языке описания аппаратуры Verilog. Представлены практические работы, позволяющие освоить разработку ПЛИС-проектов.
Предназначено для студентов бакалавриата всех форм обучения по направлению подготовки 09.03.01 «Информатика и вычислительная техника» в качестве основной литературы по дисциплине «Программируемые логические интегральные схемы». Может использоваться в качестве основной и дополнительной литературы при изучении дисциплин «Программируемые логические интегральные схемы. Дополнительные главы», «Прикладная теория цифровых автоматов», «Схемотехника ЭВМ» и др.




Классификация ПЛИС.
Отметим, что в области ПЛИС, которая возникла сравнительно недавно и активно развивается, терминология не является устоявшейся. Разные авторы предпочитают разные варианты перевода англоязычных терминов или заимствований: как правило, это не создает особых проблем. Другая сложность состоит в том. что иногда нет однозначного соответствия между русско- и англоязычными терминами.

Наиболее точно термину «ПЛИС» соответствует Programmable Logic Device, PLD. Но нужно иметь в виду, что часто в русскоязычной литературе термину «ПЛИС» перевод как FPGA - Field Programmable Gate Array. дословно - программируемый пользователем массив логических вентилей. Это соответствие, строго говоря, не вполне точно. FPGA представляют собой один из типов ПЛИС, наиболее распространенный в настоящее время.

ОГЛАВЛЕНИЕ.
Введение.
1. Общие сведения о ПЛИС.
1.1. История вычислительной техники и предпосылки появления ПЛИС.
1.2. Классификация ПЛИС.
1.3. Области применения ПЛИС.
1.4. Архитектура ПЛИС класса FPGA.
1.4.1. Программируемая коммутирующая среда FPGA.
1.4.2. Способ хранения конфигурации FPGA.
1.4.3. Специализированные блоки современных FPGA.
1.4.4. Аппаратные и программные встроенные микропроцессорные ядра.
1.4.5. Дерево синхронизации и диспетчер синхронизации.
1.5. Основные производители ПЛИС и их продукция.
1.5.1. ПЛИС Altera (Intel FPGA).
1.5.2. ПЛИС фирмы Xilinx.
1.5.3. ПЛИС фирмы Lattice.
Вопросы и задания.
2. Разработка ПЛИС-проектов. Синтезируемые описания на языке Verilog.
2.1. Маршруты н технологии проектирования изделий на базе ПЛИС.
2.2. Языки описания аппаратуры: общие сведения.
2.3. Язык описания аппаратуры Verilog.
2.4. Verilog: основные конструкции.
2.4.1. Имена и комментарии.
2.4.2. Типы переменных.
2.4.3. Особые типы данных: цепи и регистры.
2.4.4. Многоразрядные переменные - шины.
2.5. Структура ПЛИС-проекта. Модуль.
2.5.1. Порты в описании модуля.
2.5.2. Параметры в описании модуля.
2.5.3. Создание экземпляра модуля - инстанса.
2.6. Структурное описание модулей.
2.7. Функциональное описание модулей.
2.7.1. Операции языка Verilog.
2.7.2. Приоритет операций.
Вопросы и задания.
3. Синтезируемое описание асинхронных (комбинационных) схем.
3.1. Оператор непрерывного присваивания (назначения) assign.
3.2. Поведенческий блок always в описаниях комбинационных схем.
3.3. Синтезируемая конструкция цикла for.
3.4. Описание условной логики в комбинационных схемах.
3.4.1. Тернарная операция ?:.
3.4.2. Условная конструкция if.
3.4.3. Конструкция множественного выбора case.
3.5. Пример разработки асинхронной схемы: арифметико-логическое устройство.
Вопросы и задания.
4. Синтезируемое описание синхронных схем.
4.1. Поведенческий блок always при описании синхронных схем.
4.2. Синхронные и асинхронные управляющие сигналы.
4.2.1. Синхронный сброс.
4.2.2. Асинхронный сброс.
4.3. Блокирующее и неблокирующее присваивание.
4.4. Синтезируемое описание типовых синхронных схем, используемых в ПЛИС-проектах.
4.4.1. Модули памяти.
4.4.2. Регистры с расширенной функциональностью.
4.4.3. Таймеры-счетчики.
4.5. Пример разработки модуля памяти: регистровый файл для АЛУ.
4.6. Пример разработки иерархического проекта: процессор.
4.7. Синтезируемое описание цифровых автоматов.
4.7.1. Формы задания конечных автоматов.
4.7.2. Кодирование состояний.
4.7.3. Описание конечного автомата Мура.
4.7.4. Описание конечного автомата Мили.
4.7.5. Сравнительный анализ выходных сигналов автоматов Мура и Мили.
4.8. Пример разработки цифрового автомата: устройство управления процессором.
Вопросы и задания.
5. Библиотеки модулей. IP-ядра.
5.1. Применение IP-ядер в ПЛИС-проектах.
5.1.1. Виды IP-ядер.
5.1.2. Требования к IP-ядрам.
5.2. Soft-процессоры.
Вопросы и задания.
6. Практикум по курсу «Программируемые логические интегральные схемы».
6.1. Аппаратное обеспечение для выполнения работ.
6.2. Программное обеспечение для выполнения работ.
6.3. Общие требования к выполнению практических работ.
6.4. Тематические практические работы.
6.5. Итоговый ПЛИС-проект по разделу «Синтезируемые описания на языке Verilog».
Заключение.
Список литературы.

Купить .



Хештеги: #учебник по информатике :: #информатика :: #компьютеры :: #Сиротинина :: #Непомнящий :: #Постников :: #Недорезов :: #интегральная схема